

# RÉALISER UN MICRO-ORDINATEUR "HAUT DE GAMME"

## C'EST TRÈS SIMPLE : AUJOURD'HUI, LA TECHNOLOGIE LE PERMET

# Vegas 6809

## III LA MÉMOIRE VIVE


Dans notre précédent numéro, nous vous avons présenté l'unité centrale de notre micro-ordinateur. Ainsi, le « cerveau » de Vegas 6809 vous est-il désormais familier. Vous êtes nombreux à avoir entrepris sa construction et certains d'entre vous, très efficaces, ont déjà commencé le montage à la carte ! Nous vous conseillons cependant de faire preuve de patience et d'attendre pour cela la publication du schéma de câblage complet ainsi que celle au schéma électrique détaillé.

Entre-temps, nous vous suggérons de bien suivre toute cette série afin de pouvoir exploiter le système, par la suite, au maximum de ses possibilités.

Rappelons que le Vegas 6809 est un système « ouvert » et « modulable ». En effet, ses auteurs n'ont disposé aucun « verrou », de sorte que ceux qui voudront en connaître tous les aspects afin de l'adapter à leurs propres applications pourront aisément le faire.

Ce micro-ordinateur a été conçu pour être utilisé dans une optique aussi bien « familiale » que professionnelle. Au niveau même de la carte mère, Vegas est constitué de modules (sorties parallèle et série, horloge « temps réel » et divers connecteurs) dont il n'est pas indispensable de faire l'acquisition si l'utilisation, par exemple, d'une imprimante n'est pas envisagée. En revanche, pour une entreprise petite ou moyenne, de nombreuses extensions (disque dur, interface vidéotex pour accès aux banques de données, etc.) seront disponibles, conférant à Vegas une configuration très « professionnelle ».

Les nouveaux circuits mémoires sont certainement ceux qui atteignent le plus grand niveau d'intégration (70 000 transistors pour chaque boîtier mémoire de 64 K-bits utilisé !). Pourtant, avec la mémoire vive, nous abordons certainement la partie de la « carte mère » la plus simple...



## UNE ETUDE ASSISTEE PAR MICRO-SYSTEMES

**L**a notion de « mémoire », pour un ordinateur, est certainement celle qui nous paraît la plus familière puisque nous évoquons souvent notre propre « mémoire »... Cette caractéristique partagée par l'homme et l'ordinateur est particulièrement importante.

En effet, de cette capacité à mémoriser les programmes et les données va dépendre en grande partie la « puissance » de ce dernier. Si bien que le choix d'un micro-ordinateur se fait souvent, à tort ou à raison, plus en fonction de sa capacité mémoire qu'en invoquant les possibilités de traitement offertes par son microprocesseur.

Selon son implantation « matérielle », la mémoire est accessible en un temps plus ou moins long. Cette caractéristique est fondamentale car c'est elle, finalement, qui va faire la différence entre les divers systèmes de mémorisation. Le choix se portant, bien évidemment, sur le système possédant le **temps d'accès** le plus court avec une utilisation aussi transparente que possible.

La mémoire vive fait partie de ces « systèmes », comme la mémoire morte du moniteur, dont l'accessibilité apparaît comme

étant immédiate à l'utilisateur. Par rapport à la mémoire dite morte, la mémoire vive présente l'avantage de pouvoir être utilisée aussi bien en lecture qu'en écriture. Elle possède cependant un inconvénient : à la coupure de sa tension d'alimentation, toutes les informations contenues disparaissent...

### **Le choix des mémoires dynamiques**

La densité d'intégration des mémoires dynamiques est environ quatre fois plus élevée que celle des mémoires statiques. En effet, la cellule élémentaire (1 bit) est constituée, pour une mémoire statique, par une bascule bistable qui exige au minimum quatre transistors, tandis que la cellule dynamique se contente d'un seul transistor.

Il en résulte une économie de connexions et d'encombrement de la carte puisqu'il faut quatre fois moins de boîtiers en dynamique (du moins pour la partie mémoire pure).

De plus, les mémoires statiques ont une consommation beaucoup plus élevée que les dynamiques. En effet, dans une


bascule bistable, il y a toujours un des transistors qui conduit et consomme du courant en permanence. Dans les mémoires dynamiques, l'information est stockée dans la capacité grille/substrat d'un transistor à effet de champ. Il n'y a consommation d'énergie que durant les courts instants où l'on charge cette capacité pour écrire un « 1 ». Les mémoires dynamiques amènent donc une économie sur les alimentations et la ventilation.

### **Le rafraîchissement**

Nous avons déjà dit que l'information est, dans le cas d'une mémoire dynamique, stockée sous forme de charge d'une capacité.


Comme pour un condensateur, cette capacité peut présenter des fuites, de sorte que l'information est perdue au bout d'un certain temps (généralement de l'ordre de 2 ms) à moins qu'une opération ne soit effectuée pour régénérer (on dit rafraîchir) la charge avant qu'elle ne soit complètement perdue. En fait, les cellules sont groupées en lignes, et tout accès (lecture ou écriture) à n'importe quelle cellule d'une ligne rafraîchit toute la ligne. Ainsi, si la mémoire est utilisée de telle façon que l'on soit sûr que chaque ligne est sélectionnée au moins une fois toutes les 2 ms, nous n'avons plus besoin de prendre de précautions particulières.

Mais, dans le cas général, les accès aux cellules sont tout à fait aléatoires. Un boîtier peut même être laissé au repos pendant plus de 2 ms. Il faut donc assurer spécialement un accès fictif périodique à chaque ligne. Cependant, il est indispensable d'assurer l'**exclusion mutuelle** entre les cycles normaux demandés par l'unité centrale et les cycles de rafraîchissement. Ceci oblige ha-



Vue d'ensemble de la carte mère. ►

La partie mémoire représente moins d'un quart de la surface de la carte « mère » : les cinq circuits intégrés en haut à droite appartiennent à la zone « entrées/sorties ». ►



MCM  
6664L20  
8148

MCM  
6664L20  
8148

MCM  
6664L20  
8148

MCM  
6664L20  
8148

MCM  
6664L20  
8148

MCM  
6664L20  
8148

MCM  
6664L20  
8148

MCM  
6664L20  
8148

SN74LS10  
K8117

SN74LS10N  
K8117

SN74LS10N  
K8117

SN74LS04N  
QQ8110

SN74LS393N  
K8213

SN74LS541N  
MALAYSIA 8134  
SN74LS541N

SN74LS541N  
8134

SN74LS541N  
8134

SN74LS541N  
8134

SN74LS541N  
8134

DS1488N  
MCI488P  
18211

MC6850P  
MOL 8147

MC6850P  
MOL 8147

BC  
A0

bituellement à inhiber l'unité centrale pendant les cycles de rafraîchissement. Ainsi, le gain en nombre de boîtiers procuré par les mémoires dynamiques, par rapport aux mémoires statiques, n'est pas aussi important que ce que laissait espérer leur plus grande intégration, car il faudra prévoir trois à cinq boîtiers TTL pour générer les signaux de rafraîchissement.

Comme le montre le chronogramme de la **figure 1**, l'autorisation de rafraîchissement est délivrée par l'unité centrale au moyen du signal REFB (le « B » indiquant que le signal a été amplifié par un « buffer »). Ainsi, toutes les 16  $\mu$ s, le microprocesseur envoie à la RAM un ordre de rafraîchissement, puis il s'arrête pendant 2  $\mu$ s pour rafraîchir deux rangées.

Sur le chronogramme nous présentons l'évolution des autres états de la RAM en fonction des différents signaux lui parvenant. Trois autres périodes sont figurées : une période d'accès interdit à la mémoire, une période de lecture et une période d'écriture. La signification des signaux rencontrés dans ce chronogramme est donnée dans le **tableau 1** et le schéma électrique de la RAM est représenté **figure 2**.

### Organisation de la mémoire vive

Les constructeurs de circuits intégrés sont parvenus à réaliser des boîtiers mémoires de 64 K-bits (ou 65 536 bits) fiables et peu coûteux.

Aussi avons-nous choisi d'utiliser pour Vegas des boîtiers de ce type (**encadré 1**).

Puisqu'il s'agit de mémoires ne disposant que d'un seul fil pour l'entrée ou la sortie des données (1 bit) il faut en associer huit, comme le montre la **figure 3**, afin de constituer une mémoire à octets.

Aujourd'hui, il suffit donc, pour un ordinateur « 8 bits » de huit circuits intégrés de ce type et de quelques autres plus ordi-

SIGNAUX	SIGNIFICATIONS
EB } QB }	« Horloges » générées par le microprocesseur
VRA	Décodage d'adresse effectué par le microprocesseur
RFFB	Contrôle venant du microprocesseur
R/WB	Contrôle d'écriture ou de lecture venant du microprocesseur
RAS	Validation des adresses des rangées
CAS	Validation des adresses des colonnes
WER	Ecriture dans la RAM
A <sub>n</sub> B	Adresses venant du bus d'adresses
MUX	Contrôle de multiplexage des adresses (rangées et colonnes)
A <sub>n</sub> R	Adresses multiplexées
D <sub>n</sub> B	Données à stocker

Tableau 1. - Signification des différents signaux rencontrés lors de la mise en œuvre de la mémoire vive de Vegas.




Fig. 1. - Le chronogramme de la RAM. Ce croquis, utilisé par les constructeurs, permet d'avoir clairement sous les yeux une illustration du séquençage des signaux utiles au boîtier.

naires pour réaliser 64 K-octets de mémoire vive. Il n'y a pas si longtemps, cette partie aurait nécessité beaucoup plus de circuits pour une capacité bien moindre... L'accès à une cellule interne d'un boîtier mémoire s'effectue selon deux méthodes décrites par l'**encadré 2**.

Ces boîtiers annexes que nous venons d'évoquer ont pour tâche d'assurer la gestion et le contrôle interne de la RAM.

Comme nous l'avons vu dans notre précédent numéro, le microprocesseur 6809 possède seize fils d'adresses permettant d'atteindre directement 65 536





Fig. 2. - Schéma électrique de la mémoire vive de Vegas.

1.

# EF 6664 : UNE RAM DYNAMIQUE DE 65 536 BITS



Le circuit EF 6664 est une mémoire vive dynamique rapide de 65 536 bits. Elle est organisée en 65 536 mots de 1 bit et fabriquée dans une technologie HMOS, de haute performance (grille silicium, canal N). Cette nouvelle génération de mémoires dynamiques à alimentation unique de 5 V combine de hautes performances avec un prix peu élevé.

Comme le montre la **figure A**, représentant le « synoptique » de la mémoire, le boîtier ne contient pas uniquement une matrice de cellules mémoire mais aussi un ensemble de circuits assurant une fonction très intéressante : le multiplexage. Celle-ci permet, en effet, de réduire de moitié le nombre des broches utilisées pour l'adressage. Les broches d'adresse passent ainsi de 16 à 8 lignes. Cela est rendu possible grâce à la présence de deux signaux (RAS pour Row Address Strobe, et CAS pour Column Address Strobe) qui valident tour à tour la partie de l'adresse

destinée à décoder une rangée (row) et celle servant à sélectionner une colonne (column). Ainsi l'adresse d'une « cellule » mémoire représentée sur 16 bits peut être décomposée en deux séries de 8 bits décodées l'une après l'autre (broches A<sub>0</sub> à A<sub>7</sub>).

Les autres signaux de la mémoire sont habituels. Il faut pouvoir différencier lecture et écriture, ce qui explique la présence du signal «  $\bar{W}$  ». Les données doivent pouvoir « entrer » et « sortir ». Nous trouvons donc les broches « D » (entrée) et « Q » (sortie) pour l'entrée et la sortie d'un bit. Quant au signal « REFRESH », il est destiné en fait à assurer le rafraîchissement de la mémoire lorsque celle-ci est disposée sur une carte alimentée par une batterie de sauvegarde afin de conserver les données après la coupure du courant principal. Le brochage de ce boîtier est donné **figure B**.

SCHEMA SYNOPTIQUE




Fig. A. - Synoptique révélant l'architecture interne de la RAM EF 6664 (doc. Thomson-Efcis).




Fig. B. - Brochage de la mémoire EF 6664 (doc. Thomson-Efcis).

# LA SELECTION

## (ou comment une cellule interne est atteinte)

Le cœur d'un boîtier mémoire est constitué d'une **matrice** de cellules élémentaires mémorisant chacune un seul bit. Les cellules sont disposées selon une structure constituée de lignes et de colonnes (une matrice).

Cette structure matricielle n'est pas propre aux mémoires vives : elle se retrouve au sein des boîtiers de mémoires statiques ou de mémoires mortes.

Nous allons envisager, ci-après, les deux principaux procédés mis en œuvre pour accéder (en lecture ou en écriture) à l'une des cellules élémentaires.

Deux principes sont mis en œuvre pour sélectionner une cellule interne au boîtier mémoire : la sélection linéaire et la sélection par coïncidence.

Selon la technique envisagée par le constructeur, la structure interne de la mémoire est différente.

### La sélection linéaire

La mémoire est structurée comme le montre la **figure C**. Les lignes du bus d'adresses aboutissent à un décodeur interne. Ainsi, pour chaque adresse présentée à son entrée, ce décodeur sélectionne une de ses sorties qui active alors une ligne complète de cellules.

Dans le cas d'une lecture, les données (« 0 » ou « 1 »), contenues dans chacune des cellules de la ligne considérée, sont transférées sur les colonnes, c'est-à-dire sur le **bus de données** de la mémoire. Evidemment, lors d'une écriture (cas d'une RAM), les données à stocker doivent être positionnées sur ce même bus parallèlement à l'activation d'une ligne de cellules.

Ce type de sélection impose donc une structure de la mémoire en **mots**. Ainsi, celle présentée **figure C** peut emmagasiner  $2^n$  mots de 4 bits.

### Sélection par coïncidence

Il s'agit de déterminer une ligne  $i$  et une colonne  $j$  afin d'accéder à la cellule interne référencée  $C_{ij}$ . Dans ce but, les  $n$  lignes d'adresses qui aboutissent au boîtier sont séparées en deux groupes (**fig. D**) :

- le premier réunissant les lignes  $A_0$  et  $A_{p-1}$  appliquées à un décodeur détermine la **ligne** de la cellule considérée ;
- le second, formé des lignes  $A_p, A_{p+1}, \dots, A_{n-1}$  appliquées à un second décodeur, sélectionne la **colonne** de cette même cellule.

L'accès à une cellule de base peut être nécessaire soit au stockage d'une donnée binaire, soit à sa lecture. C'est pourquoi, en plus des lignes d'adressage des cellules, nous pouvons remarquer l'existence de deux lignes (internes

au boîtier) permettant la lecture ou l'écriture d'un « 1 » ou d'un « 0 », ainsi que le fil (externe au boîtier) baptisé  $W$ , ordonnant, selon son état, la lecture ou l'écriture de la donnée.




Fig. C. - La sélection linéaire. Le décodeur sélectionne l'une de ses sorties qui active une rangée de cellules. C'est donc un mot qui est délivré par cette structure.




Fig. D. - La sélection par coïncidence. Ici une cellule interne est directement adressée par une ligne et une colonne. La donnée issue de cette structure est donc un bit.






Fig. 3. – Souvent, huit mémoires d'un bit sont regroupées pour constituer une mémoire « à octets ».

« cases » mémoire. Les boîtiers mémoire de 64 K-bits, quant à eux, ne possèdent pour l'adressage que 8 broches d'entrée. Il faut donc recourir à un dispositif de multiplexage. Cela revient à faire parvenir l'adresse au boîtier mémoire en deux fois. Dans un premier temps, les 8 bits de poids forts (MUXH : adresse haute) sont présentés et validés ; puis c'est au tour des 8 bits de poids faible (MUXL : adresse basse). Cette fonction est assurée par les circuits M9, M11, et M12 (74 LS 541) qui gèrent aussi le signal d'autorisation de rafraîchissement REFB.

Deux autres circuits (M17 et M18) de même référence servent « d'ampli-tampons » (buffer) afin de séparer les données du bus. Un système de contrôle interne (M13, M14, M15 et M16) gère les signaux propres à la RAM. Un compteur (M10 : 74 LS 393) délivre les adresses nécessaires au rafraîchissement.

La nomenclature du matériel utilisé pour la mémoire vive est donnée dans le **tableau 2**.

Comme nous vous l'avions annoncé, cette partie mémoire du micro-ordinateur se révèle, somme toute, relativement simple à mettre en œuvre grâce aux progrès de la technologie.

Nous vous donnons rendez-vous en septembre pour la description de la troisième partie de la « carte mère », zone plus étendue et plus hétérogène : les entrées/ sorties. ■

N. HUTIN  
J. PONCET

Nature du composant	Réf. du constructeur	Réf. Micro-Systèmes	Qté
Mémoire dynamique de 65 536 bits	EF 6664 ou MC6664 ou FMB 8264 ou équivalent	M <sub>1</sub> , M <sub>2</sub> , M <sub>2</sub> , M <sub>3</sub> , M <sub>4</sub> , M <sub>5</sub> , M <sub>6</sub> , M <sub>7</sub> , M <sub>8</sub>	8
Double compteur binaire	74 LS 393	M <sub>10</sub>	1
Huit amplificateurs unidirectionnels inverseurs	74 LS541	M <sub>9</sub> , M <sub>11</sub> , M <sub>12</sub> , M <sub>17</sub> , M <sub>18</sub>	5
Double bascule type D	74LS574	M <sub>15</sub>	1
Double monostable redéclenchable avec mise à zéro	74LS123	M <sub>16</sub>	1
Quadruple porte ET-NON à 3 entrées	74LS10	M <sub>14</sub>	1
Sextuple inverseur	74LS04	M <sub>13</sub>	1

Tableau 2. – Nomenclature du matériel utilisé pour la zone « mémoire vive » de la carte mère de Vegas.

## Comment réaliser Vegas 6809 ?

L'ensemble des éléments nécessaires à la construction de Vegas :

- kit de base (carte mère avec ses composants, lecteur de disquette, clavier Qwerty, système d'exploitation Flex et XBasic) ;
- le circuit imprimé ;
- les composants ;
- le (ou les) lecteur(s) de disquettes ;
- le clavier...

est disponible **par correspondance** chez :

– **Microkit**, B.P. 46, 91302 Massy Cedex. Tél. service

technique : (6) 013.39.21 ;  
service commercial : (1) 772.53.08.

Vous pouvez également voir Vegas chez :

– **SOS Computer**, 78, rue de Dunkerque, 75009 Paris. Tél. : (1) 281.03.73.

– **Vismo**, 68, rue Albert, 75013 Paris. Tél. : (1) 586.60.10.

– **Lens Buro**, 73, boulevard Basly, 42300 Lens. Tél. : (21) 28.39.43.

Vegas est une marque déposée 3D International, 2, rue de l'Armée-Patton, 91640 Briis-sur-Forge. Tél. : (1) 594.61.36.